Diese Website nutzt Cookies, um gewisse Funktionen gewährleisten zu können. Durch die Nutzung der Website stimmen Sie unseren Datenschutz-Richtlinien zu.
Nachrichten und Informationen zu Test- und Messtechnik für Elektronik in Entwicklung, Produktion und Service.  

Newsletter abonnieren

Alle 14 Tage alle News im Überblick
captcha 
Bitte geben Sie auch den angezeigten Sicherheitscode ein.

News - Baugruppen- und System-Test

Protokoll-Validierungstools für PCI Express 6.0

Keysight P5570A18. Juli 2023 – Keysight Technologies stellt die Protokoll-Validierungstools für PCI Express (PCIe) 6.0 vor. Der kabellose Protocol Analyzer und der Protocol Exerciser ermöglichen es Halbleiter-, Computer- und Peripheriegeräteherstellern, eine vollständige Verifizierung von Halbleiterchips, Root-Komplexen und Endpunktsystemen in einer Echtzeit-Entwicklungsumgebung durchzuführen. Der neue Protocol Analyzer und Exerciser erweitern das Lösungsportfolio für PCI Express 6.0-Architekturen und ermöglicht eine erweiterte Validierung des PCI Express 6.0-Protokolls und des Compute Express Link.

Die PCIe 6.0-Spezifikation ist ein neuer Standard für serielle Hochgeschwindigkeitsschnittstellen, der von der PCI-SIG veröffentlicht wurde. Er unterstützt den höheren Datenverkehr und die Bandbreitenanforderungen von Rechenzentren. Da der Standard neue Designs für Server, Endgeräte, Switches, Speichergeräte und Compute Engines mit Geschwindigkeiten von bis zu 64 Gigatransfers pro Sekunde (GT/s) ermöglicht, benötigen Anlagen- und Gerätehersteller Protokolltestlösungen zur Validierung von PCIe 6.0-Technologie-Designs und zur Gewährleistung der Interoperabilität mit anderen PCIe 6.0-konformen Designs.

Die kabellosen PCIe 6.0 Protocol Analyzer und PCIe 6.0 Protocol Exerciser Lösungen bieten vielseitige Testmöglichkeiten und ermöglichen ein schnelleres und sichereres Testen von Designs mit PCIe 6.0-Technologie:

  • Analyse der Datenverbindungs-/Transaktionsschicht von Designs der PCIe 6.0-Technologie
  • Unterstützung aller PCIe-Geschwindigkeiten – 2,5 GT/s, 5,0 GT/s, 8 GT/s, 16 GT/s, 32GT/s und 64GT/s (PAM4) – und Lane-Breiten von x1 bis x16
  • Emulation von Root-Komplex- und Endpunktgeräten bei der Validierung von PCIe- und Compute Express Link (CXL)-Technologie-Designs
  • Debugging-Unterstützung mit PCIe 6.0-Technologie und CXL 1.1 / 2.0-Protokollvisualisierungs- und Analysetools
  • Kabellose Protokollanalyse in einem optimierten CEM-Formfaktor (Card Electromechanical)
  • Komplette PCIe 6.0-Standard-Testlösung für den gesamten Design-Zyklus

www.keysight.com/



Weitere News zum Thema:

Aktuelle Termine

Automotive Testing Expo Europe
04. bis 06. Juni
zur Terminübersicht...
PCIM
Sensor & Test
SMTconnect

11. bis 13. Juni
zur Terminübersicht...
Intersolar Europe
19. bis 21. Juni
zur Terminübersicht...

  Weitere Veranstaltungen...
  Messe-/Kongresstermine
  Seminare/Roadshows

 


Banner-Werbung