Validierung von Hochgeschwindigkeits-1,6T-Verbindungen

17. April 2026 – Keysight Technologies hat das Functional Interconnect Test Solutions (FITS)-Portfolio und mit FITS-8CH, das erste Produkt der Suite, vorgestellt. FITS-8CH bietet eine Leistungsvalidierung der Bitfehlerrate (BER) und der Vorwärtsfehlerkorrektur (FEC) auf digitaler Ebene für Hochgeschwindigkeits-Glasfaser- und Kupferverbindungen, die in Netzwerkgeräten und Produktionsnetzwerkinfrastruktur verwendet werden. Die Validierung der Fehlerleistung unter realen Bedingungen über den gesamten Lebenszyklus der Verbindung hinweg reduziert Risiken, senkt Kosten und gewährleistet die Zuverlässigkeit von Komponenten, Baugruppen und kompletten Kabelkonfektionen.

Da die Verbindungsgeschwindigkeiten steigen und die Designs immer komplexer werden, stehen Hersteller von Chips, optischen und kupferbasierten Verbindungen sowie Netzwerk-Equipment unter zunehmendem Druck, die Zuverlässigkeit sicherzustellen, und das schon vor dem Start der Massenproduktion und während des gesamten Herstellungsprozesses. Herkömmliche Tools für Tests der Bitübertragungsschicht spielen eine wichtige Rolle bei der Validierung elektrischer Leitungen gemäß den Industriespezifikationen und schaffen eine solide Grundlage für die Einhaltung von Vorschriften. Auf dieser Grundlage hilft die Validierung auf Systemebene dabei, Einblicke in die Leistung vollständig integrierter Verbindungen und betriebsbereiter Baugruppen zu gewinnen, einschließlich des Fehlerverhaltens in realistischen Umgebungen.

Eine genaue Beurteilung der realen Systembedingungen ist nur möglich, wenn alle elektrischen oder optischen Verbindungswege einer Hochgeschwindigkeits-Fehlerleistungsvalidierung unterzogen werden. Ohne diese Tests steigt das Risiko von Produktionsverzögerungen oder kostspieligen Ausfällen im Betrieb. Dazu gehört die Validierung der Fehlerleistung für elektrische Hochgeschwindigkeits-PAM4-Kanäle mit 53 Gb/s, 106 Gb/s und 212 Gb/s, die die Grundlage für die heutigen 400GE-, 800GE- und 1,6T-Ethernet-Netzwerkarchitekturen bilden.

FITS-8CH behebt diese Leistungslücke auf Systemebene, indem es eine mehrspurige Fehlerleistungsvalidierung auf der digitalen Ebene bietet, die PAM4-Fehlerleistungsbewertung über alle relevanten elektrischen Spurgeschwindigkeiten hinweg unterstützt und über Messungen auf der Bitübertragungsschicht hinausgeht. Dadurch wird eine zuverlässige Validierung während des gesamten Designs, der Entwicklung und der Fertigung von Hochgeschwindigkeitsverbindungen für den großvolumigen Einsatz in großen Netzwerken ermöglicht. Das Chassis lässt sich auch in die Testlösungen für die Bitübertragungsschicht von Keysight integrieren und erweitert so die Anzahl der unterstützten Anwendungen und Topologien.

Der FITS-8CH wurde für Zuverlässigkeit, Skalierbarkeit und Fertigungsreife entwickelt und unterstützt die heutigen Anforderungen an Netzwerktests, bei denen selbst geringfügige Fehler die Leistung großangelegter Implementierungen beeinträchtigen können. Zu den wichtigsten Vorteilen gehören:

• Mehrspurige BER- und FEC-Validierung: Ermöglicht simultane, bidirektionale Echtzeit-Tests auf allen acht Sende- und acht Empfangskanälen und unterstützt PAM4-Signalgeschwindigkeiten von 53 Gb/s bis 212,5 Gb/s. Die Validierung der Fehlerleistung auf Systemebene mithilfe von BER und FEC ermöglicht das Testen kompletter optischer und kupferbasierter Verbindungsbaugruppen anstelle isolierter Messungen in kritischen Phasen, darunter Forschung und Entwicklung, Produktentwicklung, Fertigung, End-of-Line-Tests und Qualifizierung auf Systemebene. Mit diesem Ansatz können Hersteller verifizierte Vorproduktionsdesigns sicher in die Massenproduktion überführen und die Zuverlässigkeit unter realen Betriebsbedingungen benchmarken.
• Flexible Kanalarchitektur: Zwei sich ergänzende Kanalgruppen – Hochleistungsausgänge und Chip-to-Module-Schnittstellen (C2M) – unterstützen eine größere Bandbreite an elektrischen Anschlüssen und Verbindungstopologien. Diese Architektur bietet Teams mehr Flexibilität, um eine größere Anzahl von Konfigurationen für elektrische Anschlüsse, Ethernet-Verbindungen, aktive Kabel und Halbleitertopologien zu unterstützen, ohne Testaufbauten neu entwerfen zu müssen oder Kompromisse bei der Signalgenauigkeit eingehen zu müssen.
• Signalgenerierung in hoher Qualität: Die IEEE P802.3dj-konforme Signalgenerierung und die hervorragende Signalintegrität selbst unter schwierigen Bedingungen sorgen für saubere, gut kontrollierte Sendesignale, die für genaue BER- und FEC-Messungen bei allen unterstützten Kanalgeschwindigkeiten erforderlich sind. Durch die Bereitstellung von Signalen, die definierte Anforderungen erfüllen, können Teams die Fehlerleistung auf der Grundlage des tatsächlichen Verhaltens des Prüflings oder der zu testenden Verbindung bewerten, anstatt sich durch die Einschränkungen der Testumgebung beeinflussen zu lassen. Das ist besonders wichtig bei Hochgeschwindigkeits-Designs mit mehreren Kanälen, bei denen kleine Signalschwankungen zu grenzwertigen oder irreführenden Ergebnissen führen können.
• Automatische Spurabstimmung: Optimiert die PAM4-Signalausgangsleistung durch eine spurspezifische Abstimmung, die automatisch die Sende-Tap-Einstellungen anpasst und das elektrische Auge des PAM4-Signals für jede Spur öffnet. Dadurch werden die Konsistenz und Reproduzierbarkeit der Messungen verbessert und das Risiko verringert, Baugruppen mit marginaler oder grenzwertiger Fehlerleistung zuzulassen.
• Früherkennung von Fertigungs- und Konfigurationsproblemen: Identifiziert Probleme wie mechanische Fehlausrichtung, thermische Ausfälle und nicht optimierte oder falsche DSP-Tap-Einstellungen (Digital Signal Processor) während der In-Prozess- oder End-of-Line-Prüfung und reduziert so die kostspieligen Auswirkungen und die Wahrscheinlichkeit, dass fehlerhafte Produkte zum Kunden gelangen.

www.keysight.com/