Kostenfreie Boundary Scan Board-Analyse

08. Juli 2010 - GÖPEL electronic hat sich erneut eine spezielle Sommeraktion einfallen lassen. Erfahrene Applikationsingenieure analysieren bis zum 30.09.10 kostenlos Baugruppen von Interessenten und zeigen, wie man mit Hilfe von JTAG/Boundary Scan beim Testen, Programmieren, Verifizieren und Emulieren Kosten sparen und gleichzeitig die Qualität der Produkte sicherstellen kann.

Benötigt werden der Schaltplan (durchsuchbares PDF) sowie die Bauelemente- und Netzliste (Layout-Daten) des zu überprüfenden Boards. Die Applikationsingenieure von GÖPEL electronic analysieren diese Daten hinsichtlich Design for Testability (DfT) und auf Möglichkeiten zur Steigerung der Testabdeckung. Dabei geht es sowohl um die Einbindung von (noch) nicht testbaren Bereichen auf dem Board, um die Erweiterung des Tests über die Board-Grenzen hinaus (z.B. durch Anbindung von externen I/O Modulen) als auch um die Ansteuerung vorhandener Chip-interner Ressourcen.

Interessenten senden entweder die Daten ihrer Baugruppe nach Jena oder vereinbaren einen Vor-Ort Termin. Als Ergebnis erhalten Sie ein Analyse-Dokument mit den Einzelheiten der Untersuchung.

Wer sein(e) Board(s) kostenfrei analysieren lassen möchte, wendet sich bitte an den Vertriebsinnendienst in Person von Frau Iris Wiegand ( Diese E-Mail-Adresse ist gegen Spambots geschützt! JavaScript muss aktiviert werden, damit sie angezeigt werden kann. oder 03641-6896 733).