News - Baugruppen- und System-Test

Schaltplan- und Layout-Darstellung bei Boundary Scan Test

14. Mai 2018 - JTAG Technologies präsentiert eine neue Version des JTAG Visualizers – einem beliebten grafischen Tool zur Anzeige von Leiterplattenlayout und Schaltplan. Dem Anwender erlaubt die Software eine einfache Anzeige der Fehlerabdeckung und ermöglicht die punktgenaue Lokalisierung von Fehlern, welche im Produktionstest festgestellt wurden.

Mit der breiten Pallette von Importfiltern für verschiedenste CAD-Hersteller ist der Visualizer ein wichtiges Werkzeug für alle Testingenieure bei der Entwicklung von Boundary-Scan-Tests. Der Anwender kann den Schaltplan direkt aus Mentor (Pads, DxDesigner, Caputure), Cadance, Altium oder Zuken importieren. Die Layoutdaten werden im ODB++ Format oder einem Dutzend weiterer anbieterspezifischer Formate eingelesen.

Neue Elementare Darstellung durch JTAG Maps im Visualizer

Neu in dieser Version des Visualizers ist das Feature “Maps”, welches eine elementare Darstellung des Boundary Scan Testzugriffs erlaubt. Dieser basiert auf der Erweiterung der Beschreibung wichtiger Bauteile in einer Lookup-Tabelle. Der Boundary Test Zugriff wird in unterschiedlichen, vom Kunden frei konfigurierbaren Farben angezeigt. Der „eingefärbte“ Schaltplan wird Ihnen direkt angzeigt und steht auch zum Ausdruck zur Verfügung. Sobald das Design bezüglich der Boundary-Scan Testabdeckung optimiert und layoutet wurde, kann mittels des Entwicklungswerkzeugs JTAG ProVision mit der Testapplikationsentwicklung begonnen werden.

www.jtag.com/

• Zurück
• Weiter