Diese Website nutzt Cookies, um gewisse Funktionen gewährleisten zu können. Durch die Nutzung der Website stimmen Sie unseren Datenschutz-Richtlinien zu.
Nachrichten und Informationen zu Test- und Messtechnik für Elektronik in Entwicklung, Produktion und Service.  

Newsletter abonnieren

Alle 14 Tage alle News im Überblick
captcha 
Bitte geben Sie auch den angezeigten Sicherheitscode ein.

Aktuelle Test- und Messtechnik-News

Hintergrund: Alterungsmonitoring von Elektronik

Alterung durch ionisierende StrahlungAuch Elektronik in integrierten Schaltungen altert. Die elektrischen Eigenschaften beispielsweise der enthaltenen Transistoren können sich über die Zeit ändern und Parameterverschiebungen zur Folge haben. Speziell ionisierende Strahlung sowie elektrischer oder thermischer Stress beschleunigen die Alterung, was sich nachteilig auf die Zuverlässigkeit und Lebensdauer der Schaltungen auswirken kann. Mit einer integrierten Messschaltung lässt sich die Alterung überwachen.

Eine beschleunigte Alterung tritt insbesondere bei ionisierender Strahlung (Höhenstrahlung, Röntgen- und radioaktive Strahlung) aufgrund von akkumulierenden Strahlendosis-Effekten (TID) auf (Bild 1). Aber auch elektrischer Stress (Frequenz, Spannung, Stromaufnahme) und thermischer Stress (Übertemperatur, Temperaturzyklen) kann die Schaltungseigenschaften messbar verschlechtern und die Zuverlässigkeit und Lebensdauer FPGA-basierter Systeme gefährden (Bild 2). Dies ist vor allem im Bereich der funktionalen Sicherheit und bei sicherheitskritischen Systemen zu beachten.

Alterung Bild2aBild 2: Badewannenkurve bei beschleunigter Alterung

Rückblick RedunSys

Im Rahmen des von EFRE (Europäische Fonds für regionale Entwicklung) und BayMed (Bayerisches Forschungsprogramm Medizintechnik) geförderten Projektes RedunSys (Projektträger LGA-Innovationssupport) wurde 2010/2011 ein Diagnose Device in Form eines FPGAs entwickelt, um Softerrors (SER) und Alterungseffekte aufgrund von TID-Akkumulation (Total Ionization Dose) quantitativ zu erfassen. Der IP-Core wurde im realen Strahlenumfeld (LINAC, medizinischer Strahlenbunker) bestrahlt und damit die Funktionsweise des SER- und Alterungs-Monitors verifiziert.

Alterung Bild3Bild 3: Strahlungsbedingte Alterung

RADSAGA

In den Jahren 2016/2017 wurde der IP-Core durch die iSyst GmbH in eigener Regie weiterentwickelt. Die TID-Ursachen wurden näher analysiert und der IP-Core entsprechend optimiert. In diesem Zusammenhang wurde auch eine neue Ringoszillator-Implementierung (ROSC-IP) mathematisch und simulativ entworfen. Seit 2019 ist die iSyst GmbH assoziierter Partner im Forschungsprojekt RADSAGA (RADiation and Reliability Challenges for Electronics used in Space, Aviation, Ground and Accelerators), welches federführend durch ein Team des Cern (www.cern.ch) geleitet wird. Hierbei werden in enger Kooperation weitere Anwendungsmöglichkeiten des ROSC-IP untersucht.

Alterungsursachen und Stresstestergebnisse

Die Ursachen für die Alterung sind komplexe physikalische Vorgänge, insbesondere Ladungsanreicherungen (Charge Trapping) im Transistor- und Oxidbereich durch HCI (Hot Carrier Injection) und PBTI/NBTI (Positive/Negative Bias Temperature Instability). Auch Floating Gate Transistoren, wie sie in flash-based FPGAs Verwendung finden, sind sehr empfindlich in diesem Zusammenhang.

Ausgelöst bzw. verstärkt werden diese Ladungsanreicherungen durch energiereiche ionisierende Strahlung (Röntgen, radioaktive Strahlung), aber auch durch elektrischen und thermischen Stress (Frequenz, Spannung, Strom, Sperrschichttemperatur). Durch die akkumulierende Wirkung der Effekte entsteht ein schleichender Alterungsprozess, der u.a. auch wegen statistischer Verteilung und Selbstheilungseffekten nur schwer modelliert und vorhergesagt werden kann. Auch aus diesen Gründen ist eine kontinuierliche Überwachung des aktuellen Ist-Zustandes (State of Health) sinnvoll.

Seit Anfang 2020 werden bei der iSyst GmbH Alterungsmessungen an verschiedenen FPGA-Technologien durchgeführt. Untersucht wurden flash-basierte FPGA-Technologien von Microchip/Microsemi (SmartFusion2, Polarfire) und eine SRAM-basierte Technologie von Xilinx (Artix-7). Bei diesen Langzeit-Messungen wurden die FPGAs mit einer Stress-Frequenz, erhöhter Versorgungsspannung und hoher Umgebungstemperatur im Ofen gestresst.

Die umfangreichen Messungen zeigen bereits nach einigen Wochen einen klaren Trend. Die Frequenzwerte der Alterungsmessung ändern sich je nach Technologie Temperatur-bereinigt von ca. 0.2% bis zu ca. 4%. Die Absolutwerte sind jedoch noch mit Vorsicht zu genießen, da die Messungen teils im Auflösungsbereich der Messgeräte liegen und Temperatureinflüsse nicht vollständig kompensiert werden konnten.

Die Testreports und die Datenbasen der verschiedenen Setups können auf Anfrage zur Verfügung gestellt werden. Weiterhin können auf Kundenwunsch auch andere FPGA-Technologien entsprechend untersucht werden.

Bei diesen Messungen wurde eine optimierte Ringoszillator-Implementierung verwendet. Diese ist die Grundlage für den daraus extrahierten AgingIP-Core, der im folgenden Absatz näher beschrieben wird.

AgingIP-Core

Die Architektur des AgingIP-Core besteht im Kern aus einer Delay Chain konfigurierbarer Länge (Bild 4). Durch invertierte Rückführung des Ausgangs F_OUT entsteht ein Ringoszillator mit spezifischer Frequenz. Diese Frequenz wird im Aging Analysis Block hinsichtlich Periode und Tastverhältnis untersucht. Per Software-Schnittstelle (z.B. SPI) können Grenzwerte definiert sowie die aktuellen Werte und Grenzwertüberschreitungen ausgelesen werden. Damit kann der IP-Core auch zur Erkennung von Betriebszuständen außerhalb der spezifizierten Werte (OOS, Out of Spec von Temperatur und Versorgungsspannung) verwendet werden.

Alterung Bild4
Bild 4: Prinzipielle Architelktur des Alterungsmonitors

Die Länge der Delay-Kette ist abhängig von Technologie, Systemfrequenz und Anforderungen an Messauflösung und Grenzwertdefinition. Ebenso ist die konfigurierbare Datenbreite für das Userinterface von diesen Faktoren abhängig.

Der AgingIP-Core ist als verschlüsselter VHDL-Code verfügbar. Die Konfiguration erfolgt über ein VHDL-Package. Zusammen mit dem Datenblatt sind auch eine Testbench für Simulation sowie ein Anwendungsbeispiel erhältlich. Für eine Auflösung von ca. 1-2% und einem Grenzwert von 10% werden z.B. in einer 65 nm Flash-Technologie ca. 1000 Logikeinheiten benötigt.

VHDL/FPGA Entwicklungsteam

Die iSyst GmbH stellt sich seit fast 20 Jahren den Herausforderungen im Bereich des Tests eingebetteter Systeme. Dies umfasst auch die Planung, Entwicklung und Realisierung von kundenspezifischen HIL-Testsystemen. Um den Anforderungen gerecht zu werden, wurde ein eigenes VHDL-Team für die FPGA-Entwicklung aufgebaut.

Neben dem beschriebenen Alterungsthema werden im Team daher auch eigene FPGA-Lösungen für die HIL-Testsysteme eingesetzt, um unter anderem hochfrequente Signale und Datenraten zu generieren und zu analysieren (z.B. mehrkanalige PWM-Generatoren und Analysatoren mit hoher Auflösung). Dies ist nur mit ausgereiften, FPGA-basierter Lösungen möglich, welche an die jeweilige Aufgabenstellung leicht anzupassen sind.

Des Weiteren werden auch externe kunden- bzw. projektspezifische Lösungen realisiert. Es wurden z.B. externe ASIC/FPGA-Teilprojekte modelliert (VHDL-AMS) und per Simulation verifiziert (HW/SW-Cosimulation).

Ein aktuelles Thema für die FPGA-Entwicklung ist der Test von eingebetteten Systemen, welche nur über eine Funkschnittstelle angebunden sind. Hier stellt vor allem der echtzeitfähige Zugriff in die Software des eingebetteten Systems eine Herausforderung dar. Für diese Anwendung erarbeitet das FPGA-Team der iSyst GmbH eine echtzeitfähige Funkkommunikation mit einer Zykluszeit von 1 ms und einer garantierten Datenrate im Bereich mehrerer Mbit/s.

Fazit

Die Alterung von FPGAs durch ionisierende Strahlung, sowie elektrischen und thermischen Stress kann durch entsprechende Integration von Messschaltungen sichtbar gemacht werden. Dazu wurde ein konfigurierbarer AgingIP-Core vom VHDL/FPGA-Team der iSyst GmbH entwickelt und in Flash- und SRAM-basierten FPGA-Technologien implementiert. Langzeit-, Temperatur- und Stressmessungen wurden durchgeführt und die Parameter-Abweichungen damit verifiziert. Je nach Technologie kann z.B. bei einer Auflösung von 1-2% ein Grenzwert von 10% schon mit ca. 1000 Logikeinheiten implementiert werden und somit unter anderem den Anforderungen bezüglich funktionaler Sicherheit, Langzeitverfügbarkeit und Out-of-Spec-Erkennung genügen.

Autoren:

Josef Schmid und Kristian Trenkel - iSyst Intelligente Systeme GmbH

www.isyst.de/



Weitere News zum Thema:

Aktuelle Termine

SPS/IPC/DRIVES 2020
24. bis 26. November
zur Terminübersicht...
Webcast: EMV & Funk
20. Januar
zur Terminübersicht...
embedded world 2021
01. bis 05. März 2021
zur Terminübersicht...

Banner-Werbung
..

Social Media

twitter_follow_420x50px